Книги
чёрным по белому
Главное меню
Главная О нас Добавить материал Поиск по сайту Карта книг Карта сайта
Книги
Археология Архитектура Бизнес Биология Ветеринария Военная промышленность География Геология Гороскоп Дизайн Журналы Инженерия Информационные ресурсы Искусство История Компьютерная литература Криптология Кулинария Культура Лингвистика Математика Медицина Менеджмент Металлургия Минералогия Музыка Научная литература Нумизматика Образование Охота Педагогика Политика Промышленные производства Психология Путеводители Религия Рыбалка Садоводство Саморазвитие Семиотика Социология Спорт Столярное дело Строительство Техника Туризм Фантастика Физика Футурология Химия Художественная литература Экология Экономика Электроника Энергетика Этика Юриспруденция
Новые книги
Цуканов Б.И. "Время в психике человека" (Медицина)

Суворов С. "Танк Т-64. Первенец танков 2-го поколения " (Военная промышленность)

Нестеров В.А. "Основы проэктирования ракет класса воздух- воздух и авиационных катапульных установок для них" (Военная промышленность)

Фогль Б. "101 вопрос, который задала бы ваша кошка своему ветеринару если бы умела говорить" (Ветеринария)

Яблоков Н.П. "Криминалистика" (Юриспруденция)
Реклама

Архитектура компьютера - Таненбаун Э.

Таненбаун Э. Архитектура компьютера — Спб.: Питер, 2007. — 844 c.
ISBN 5-469-01274-3
Скачать (прямая ссылка): arhkomputera2007.DjVu
Предыдущая << 1 .. 130 131 132 133 134 135 < 136 > 137 138 139 140 141 142 .. 422 >> Следующая

В действительности существует только одна память с байтовой адресацией.
Как же регистр MAR обращается к словам, если память состоит из байтов?
Когда значение регистра MAR помещается на адресную шину, 32 бита этого
значения не попадают точно на 32 адресные линии (с 0 по 31). Вместо этого
бит 0 соединяется с адресной линией 2, бит один - с адресной линией 3 и
т. д. Два старших бита не учитываются, поскольку они нужны только для
адресов свыше 232, а такие адреса недопустимы в нашей машине на 4 Гбайт.
Когда значение MAR равно 1,
270 Глава 4. Уровень микроархитектуры
на шину помещается адрес 4; когда значение MAR равно 2, на шину
помещается адрес 8 и т. д. Распределение битов регистра MAR по адресным
линиям иллюстрирует рис. 4.3.
32-разрядная адресная шина (счет идет в байтах)
Рис. 4.3. Распределение битов регистра MAR в адресной шине
Как уже отмечалось, данные, считанные из памяти через 8-разрядный порт,
сохраняются в 8-разрядном регистре MBR. Этот регистр может быть
скопирован на шину В двумя способами: со знаком и без знака. Когда
требуется значение без знака, 32-разрядное слово, помещаемое на шину В,
содержит значение MBR в младших 8 битах и нули в остальных 24 битах.
Значения без знака нужны для индексирования таблиц или получения целого
16-разрядного числа из двух последовательных байтов (без знака) в потоке
команд.
Другой способ превращения 8-разрядного регистра MBR в 32-разрядное слово
- считать его значением со знаком от -128 до +127 включительно и
использовать это значение для порождения 32-разрядного слова с тем же
самым численным значением. Это преобразование делается путем дублирования
знакового (самого левого) бита регистра MBR в верхние 24 битовые позиции
шины В. Такой процесс называется расширением по знаку, или знаковым
расширением. Если выбран данный параметр, то либо все старшие 24 бита
примут значение О, либо все они примут значение 1 в зависимости от того,
каков самый левый бит регистра MBR: 0 или 1.
В какое именно 32-разрядное значение (со знаком или без знака)
превратится 8-разрядное значение регистра MBR, определяется тем, какой из
двух сигналов управления (две белые стрелки под регистром MBR на рис.
4.1) установлен. Прямоугольник, обозначенный на рисунке пунктиром,
показывает способность 8-разрядного регистра MBR действовать в качестве
источника 32-разрядных слов для шины В.
Микрокоманды
Для управления трактом данных, изображенным на рис. 4.1, нам нужно 29
сигналов. Их можно разделить на пять функциональных групп:
¦ 9 сигналов для записи данных с шины С в регистры;
¦ 9 сигналов для разрешения передачи регистров на шину Вив АЛУ;
Пример микроархитектуры 271
¦ 8 сигналов для управления АЛУ и схемой сдвига;
¦ 2 сигнала, которые указывают, что нужно осуществить чтение или запись
через регистры MAR/MDR (на рисунке они не показаны);
+ 1 сигнал, который указывает, что нужно осуществить вызов из памяти
через регистры PC/MBR (на рисунке также не показан).
Значения этих 29 сигналов управления определяют операции для одного цикла
тракта данных. Цикл состоит из передачи значений регистров на шину В,
прохождения этих сигналов через АЛУ и схему сдвига, передачи полученных
результатов на шину С и записи их в нужный регистр (регистры). Кроме
того, если установлен сигнал считывания данных, то в конце цикла после
загрузки регистра MAR начинает работать память. Данные из памяти
помещаются в MBR или MDR в конце следующего цикла, а использоваться эти
данные могут в цикле, который идет после него. Другими словами, если
считывание из памяти через любой из портов начинается в конце цикла k, то
полученные данные не смогут использоваться в цикле k + 1 (только в цикле
k + 2 и позже).
Этот процесс иллюстрирует рис. 4.2. Сигналы управления памятью выдаются
только после загрузки регистров MAR и PC, которая происходит на фронте
синхронизирующего сигнала незадолго до конца цикла 1. Будем считать, что
память помещает результаты на шину памяти в течение одного цикла, поэтому
регистры MBR и/или MDR могут загружаться на следующем фронте вместе с
другими регистрами.
Другими словами, мы загружаем регистр MAR в конце цикла тракта данных и
инициируем работу памяти сразу после этого. Следовательно, мы не можем
ожидать, что результаты считывания окажутся в регистре MDR в начале
следующего цикла, особенно если длительность импульса небольшая. Этого
времени будет недостаточно. Поэтому между началом считывания из памяти и
использованием полученного результата должен помещаться один цикл. Однако
во время этого цикла могут выполняться не только передача слова из
памяти, но и другие операции.
Предположение о том, что память работает в течение одного цикла,
эквивалентно предположению, что доля кэш-попаданий (успешных обращений к
кэш-памяти) составляет 100 %. Подобное предположение никогда не может
быть истинным, но мы не будем здесь рассказывать о циклах памяти
переменной длины, поскольку это не относится к теме книги.
Предыдущая << 1 .. 130 131 132 133 134 135 < 136 > 137 138 139 140 141 142 .. 422 >> Следующая